摘 要： 介绍了利用FPGA实现抗干扰DDS系统的设计，着重阐述了DDS系统在FPGA中的具体设计方案以及相位累加器设计和相位幅度转换电路及控制电路的设计；给出了利用FPGA实现DDS系统的仿真结果以及控制原理图；滤波器模块采用了自适应IIR滤波器，增强了该系统的抗干扰效果。
关键词： DDS； 数控振荡器； 抗干扰； IIR滤波器
中图分类号： TN713⁃34； TM921.2 文献标识码： A 文章编号： 1004⁃373X（2013）21⁃0086⁃03
0 引 言
对于现代通信系统来说，其工作频率的产生都依赖频率合成器，频率合成器依据最优化频率合成技术，为通信系统提供稳定可靠的工作频率。在各种频率合成技术中，DDS技术占有主导地位。特别是近几年，DDS相关技术和器件发展迅速，更加巩固了其在通信系统中的地位。DDS技术在输出正交性、频率的转换间隔、相位连续性、相对带宽、高分辨力以及集成化等一系列性能指标已远远超过了传统的频率合成技术所能达到的水平，基于DDS技术的频率合成器被广泛应用于雷达、卫星等装备中。随着现代微电子技术的发展，现场可编程门阵列（FPGA）器件也得到了飞速发展，在数字信号处理中得到了广泛应用，由于其工作速度快、集成度高和现场可编程的优点，越来越多的应用于硬件电路设计中。本文基于DDS的基本原理，结合抗干扰滤波技术，利用Altera公司的FPGA芯片FLEX10系列器件完成了一个具有自适应抗干扰能力DDS系统的设计。
本文以查找表型FPGA器件为基础，分别设计出相位累加器、相位幅度转换电路、D/A转换电路及滤波电路，实现了完整DDS系统的可编程设计。
1 DDS合成原理
DDS就是直接数字频率合成，系统在产生正弦函数过程中，依据相位特点，由不同的相位产生不同的电压幅度，即相位⁃正弦幅度变换，最后经滤波处理，平滑以后输出的就是所需要的工作频率。
一个基本的DDS系统，原理如图1所示，它应包括相位累加器、相位⁃幅度转换器及正弦查找ROM表、D/A转换器及低通滤波器。相位累加器在参考时钟频率[ft]的控制下以规定步长逐次累加，相位信号经转换为二进制码后输出，作为ROM存储器的地址，通过对存储的正弦函数查找表的寻址，找到应产生波形的幅码，最后经D/A转换器的转换变成阶梯波[S（t），]再经低通滤波器平滑及其他特殊处理后就可以得到合成的信号波形合成的信号波形形状取决于波形ROM存储表中存放的幅码，因此用DDS系统可以产生任意需要的波形。
随着电子技术的发展，基于FPGA现场可编程门阵列器件的集成电路设计应用越来越多。基于FPGA的设计以其造价不高、功能强大、可编程的特点，完全满足DDS系统设计的需求。
2 基于FPGA的DDS系统设计
2.1 相位累加器的设计
相位累加器设计以二进制补码加法器和对应寄存器组成，工作中以加法器为核心，通过辅助电路配合工作，完成相位的累加，累加以后的相位值送给系统查找表ROM，供产生相应函数时参照。该部分具体模块分为频率控制模块、加法器模块、累加器模块及振荡源。在用FPGA实现DDS系统的电路时，该部分设计的优略，直接决定了DDS系统性能优略。在该项目设计过程中，如果直接采用简单加法器作为累加器部分，则系统工作的延时性会显著增加，造成整个DDS系统性能下降，另一种方法是采用较小的累加器，通过FPGA器件的进位链获得效率较高的高速硬件电路。实际设计中，常将进位链安置于相邻的LAB和LE内，为了实现高效高速的硬件电路设计出的过长的进位链势，将会侵占其他逻辑电路的必要资源，同时布线资源也被挤占，减少了布线时的性能。过长的进位链，也会影响系统的运行速度，所以，此前两种方法在实际设计中都不能采用。为了解决以上问题，设计中采用了先进的流水线工作方式，可以很好地解决高速高效和节约资源的矛盾。流水线结构事实上是采用了分步累加的方法，工作过程中把一个周期内要实现的所有逻辑操作划分为几个小操作，化整为零，通过插入时钟周期可较好地提高系统工作效率，这样的结构实现了在同一时间每一级都在工作，从整体效果看，只存在单级累加器较小延时，可以较好地提高DDS系统的运行速度。工程中流水线技术适用于开环结构的电路设计，而在本项目中，系统需要使用闭环负反馈电路，将流水线应用于累加器需要考虑严密，以保证系统设计的可靠性。经仿真分析，对于该部分电路采用进位链方法和流水线结构相结合的方式，可更好地保证高速高效和资源利用的综合性能。
本项目当中，采用了32位的宽位累加器。采用4个8位加法器采用流水线结构参与工作过程。具体仿真函数见图2。输出相位随输入频率调整而调整。
2.2 相位/幅度转换电路设计
相位/幅度转换电路是DDS系统中的另一个关键部分，用来把相位累加器输出的数字相位信息变换成正弦波，正弦波频率由正弦建立字P确定，在该部分的设计中首要考虑的是工作时的资源分配问题。为了得到更好的资源分配方式，在该部分电路中采用了ROM的设计结构，因为相位累加器最终的输出实际是锯齿波，其高位数据作为地址值输入ROM中，然后通过查表算法及数据处理算法，根据计算结果，ROM就可以输出任意给定波形的量化数据。ROM在FPGA中由特定的EAB实现，在实际电路设计中，由于ROM表的物理尺寸是随着设定地址位数或指定数据位数的增加而呈现指数的递增关系，所以设计中，根据所需信号的特性，在满足特性要求的前提下，尽可能的减小所占资源是首要考虑的问题。在本设计中，根据实际要求，采用信号周期性和对称性，再依据算数逻辑关系，可以将基本信号合成更多的复杂信号，由此大大减小了EAB的开销，提高了系统利用效率。ROM中储存的波形如图3所示。
在该项目中设计的DDS系统需要输出标准正弦波或标准余弦波，考虑到函数的对称性，对于余弦波完全可以通过正弦波运算移相得到，这样，就可将ROM开销减掉[12，]再根据奇函数性质，可将半波正弦信号归一化为[14]波形，这样设计人员通过某一正弦码表的1/4波形即可计算得到所需要的所有正弦和余弦码表，从而可使系统缩小近[34]的开销。具体实现方案如下：系统工作过程中，对于相位值小于[π2]的输出区间，设计时系统首先在ROM表中找到对应的波形，不经处理直接输出到滤波电路，然后对表中内容自动增加偏移128，对于[π2～π]区间波形，系统处理时首先对ROM表对应的波形相位取非，然后对表中内容自动增加偏移128；对于[π～2π]区间，应当对存储的内容取负，然后加上128的偏移量，采用以上方案即可得到完整正弦波形，最终仿真波形效果如图4所示。
2.3 控制电路设计
在实际设计中，为了更好的使各分系统配合工作，根据项目性能要求，设计了一个系统控制电路，增加系统的稳定性和可靠性。
基于FPGA的DDS系统控制电路如图5所示，系统采用以主机控制为控制中心，分别发出频率控制字、综合时钟、调制数据、输出控制字等，协调系统其他部分的协同工作。为了提高速度，系统加入了一级流水线。在设计中，初始设计时在ROM和系统控制电路之间加入了一级流水线，通过仿真比对，发现不但没有提高效果，却消耗掉不少宝贵的系统资源，该方法不可取。为了进一步提高系统性能，设计时，针对核心器件相位累加器并没有调用FPGA单元库中自带的16～32位加法器，因为在较高工作频率时，延时严重。具体实现时，高位累加及低位累加分别采用了独立4位累加器，依据流水线设计思路实现32位累加器及加法器，结果表明，此种设计方法可大大提高系统的运行速度。除了以上优化设计外，系统控制电路在FPGA中是可以灵活设计的，这样可以充分体现FPGA的优点，具体设计时根据调制数据形式（BPSK、BFSK）、基准时钟是否分频、频率码的输入方式（串行、并行、注入）以及如何控制最终输出等具体需求来分别设计。
2.4 抗干扰设计
在该项目设计中，考虑到DDS系统输出信号应用场合受到干扰比较复杂，且干扰中主要以窄带强干扰信号为主，为了得到一定的干扰抑制能力，在滤波器部分增加了抗干扰滤波器以抑制窄带干扰。在自适应滤波器的时域特性中，具备完全的抗窄带干扰能力，但应用中存在收敛速度过慢的问题，影响了整体效果。如果采用格型滤波器结构，就可以有效地解决时域滤波器不能快速收敛的问题。通常设计采用的自适应FIR滤波器达到线性相位较快，但要得到更好的收敛特性需要提高阶数，由此会带来相当大的计算负担，在信号突变时可能造成干扰泄露到信号输出端的情况；而本次设计采用的IIR滤波器不但可以轻易得到快速收敛特性，也可大大减轻系统抗干扰开销的计算量。自适应栅格型IIR滤波器I/O传输函数见[H（z）：]
[H（z）=（1+θ）[1-2γ（k）z-1+z-2]2[1-γ（k）（1+θ）z-1+θz-2]]
式中：[γ（k）]为系统频率系数；[θ]为系统带宽系数，如果改变了频率系数[γ（k）]及带宽系数[θ]就可分别调整角频率[ω0]和3 dB截止频率。
[θ=1-tan Ω21+tan Ω2]
式中[cosω0=γ（k），]抗干扰算法见下式：
[γ（k+1）=γ（k）+λα（k）β（k）]
式中：[λ]为系统工作的稳定步长；[α（k）]为对应的输出函数，[β（k）]为系统工作的反馈信号，当滤波器工作频率[ω0]等于干扰源工作频率[ωs]时，滤波器进入稳定工作状态工作。
该项目已投入使用，结果表明，采用基于自适应IIR滤波的抗干扰DDS系统，可以有效减弱窄带干扰。
3 结 语
本系统通过精准合成及抗干扰算法，能够准确产生各种正弦波形，而且稳定度高。系统采用的基准时钟为100 MHz，且分辨率为16位，所以系统能产生的最低工作频率为1 000 Hz，实际应用中，只要改变分辨率和减小时钟，就可产生更低频率更准确的波形，在FPGA中利用软件更改这些是相当简单的。基于FPGA特性设计电路模块灵活多变，应用时只需改变FPGA自带ROM中的相关数据，DDS系统就可产生任意需要波形。同时基于FPGA器件设计时可以根据应用需求较快地实现各种复杂的FM、PM和AM功能，具有较高的可控性和可靠性；系统采用了自适应IIR陷波滤波器，更好地抑制了可能存在的窄带干扰，提高了系统的误比特率性能和信噪比增益。
参考文献
[1] 牛耕，陈思宇，于吉祥.基于DDS技术的正弦交流信号源的设计[J].现代电子技术，2012，35（3）：52⁃56.
[2] 邓耀华，吴黎明，张力锴，等.基于FPGA的双DDS任意波发生器设计与杂散噪声抑制方法[J].仪器仪表学报，2009（11）：2255⁃2261.
[3] 刘林，田进军，刘超辉.基于DDS和直接频率合成技术的超宽带捷变频源设计与实现[J].兵工学报，2010（12）：1648⁃1652.
[4] 周昊，宋文涛，罗汉文.一种基于DDS的软件无线电调制方案[J].电讯技术，1999（5）：53⁃56.
[5] 刘波，胡建彰.用于FLEX10K系列器件配置的一种改进方案[J].电子技术应用，1999（2）：66⁃67.
[6] 张平华，王玲.基于自适应IIR陷波滤波器的窄带干扰抑制技术[J].现代雷达，2006（10）：32⁃35.
[7] ROMERO⁃TRONCOSO R de J. ESPINOSA⁃FLORES⁃VERDAD G. Algorithm for phase accumulator synthesis for applications in DDS [C]//1999 Third International Workshop on Design of Mixed⁃Mode Integrated Circuits and Applications. Puerto Vallarta： [s.n.]， 1999： 210⁃213.
[8] 蔡英武.利用Matlab增强MAX+PLUS Ⅱ的仿真功能[J].电子技术应用，2000（3）：13⁃15.
相关热词搜索： 滤波 抗干扰 自适应 设计 系统